首页

投稿

数字IC/FPGA设计、验证全能班（SV/UVM验证）

7.2万

70

2023-12-19 16:25:57

未经作者授权，禁止转载

1200+同学选择的数字IC/FPGA设计验证课程，理论配合实战，让有电子信息背景的同学能顺利入行，完成小白到初出茅庐，再到高级工程师的蜕变。学习、理解课程内容后，数字IC/SOC/FPGA设计、验证的笔试、面试问题，也能轻松应对。课件与参考代码：链接：https://pan.baidu.com/s/1fLxSSBkA1YTzC35INptr2g 提取码：zg9q

SKY_IC设计验证培训发消息

用专业的课程带你进入IC/FPGA设计验证领域。

IC设计验证项目介绍

25:21

25年秋招offer统计，就业率94.6%，第一

05:00

00.设计验证全能班_课程介绍（面向校招）

39:46

01.systemverilog&UVM验证概述

01:05:45

02.01.SV基本数据类型

33:38

02.02.SV的各种数组类型

01:16:35

02.03.SV的typedef_struct_enum_union

23:40

03.01.SV的function_task_program

49:36

03.02.SV的task补充

02:43

03.03.SV的package与变量可见范围

54:25

04.01.SV的interface

42:31

04.02.ref code中对interface误解的澄清

12:35

04.03.clocking block补充

17:14

04.04.勘误_clocking block中的output信号不能被引用

04:23

05.01.SV的class的基本定义与使用

38:31

05.02.SV的class的extends等高级用法

48:30

06.01.SV的并发线程与mailbox通信

52:38

06.02.SV的多个class实例之间进行数据传递

20:53

06.03.用SV验证的思路让一个DUT跑起来

17:25

07.SV的受约束的随机化

45:02

08.基于SV的第一个验证环境

54:29

09.01.SV的功能覆盖率描述

31:26

09.02.SV的corss覆盖点与序列覆盖组描述

49:24

09.03.模块验证的测试点分解

27:45

10.01.UVM使用基础

01:09:31

10.02.课后作业走读

08:19

11.01.使用UVM的工厂方法例化component和object

31:19

11.02.01.component的phase机制

27:30

11.02.02.component的phase机制_补充

05:26

11.03.uvm的config机制

25:07

11.04.uvm的field automation机制

21:59

12.uvm的消息打印

28:46

13.01.UVM的TLM通信

52:26

13.02.UVM的TLM通信_uvm源码瞟一眼

07:11

13.03.UVM的TLM通信

25:15

14.01.sequence&sequencer的作用与基本使用

37:37

14.02.sequence发送一个item的细节

15:05

14.03.带resp的sequence与相关的宏定义

23:42

14.04.嵌套的sequence与后续学习规划

30:35

广告：[SKY]设计验证全能班全部内容介绍

08:02

顶部