基于FPGA的数字钟设计
Verilog数字钟设计演示
基于verilog的电子时钟设计(上)
FPGA电子琴
基于FPGA的动态数码管秒表显示实验（上）
【FPGA】数字秒表
基于verilog的电子时钟设计(下)
多功能数字电子钟（包含正常计时、整点报时、校时、定时闹钟和秒表功能）
FPGA开发Verilog设计数字时钟秒表课设
基于FPGA 的可调数字时钟
基于FPGA的简易数字时钟
FPGA:基于EGO1实现数字时钟+闹钟（含音频）
VHDL实现动态数码管显示，FPGA实验与仿真，Quartus Ⅱ联合Modelsim仿真，SmartSOPC+EP3C55F48
logisim，quartus实现数字秒表
FPGA数字钟效果展示（附代码）
基于数字电路的电子秒表设计
数电实验大作业数字钟
Verilog-实验七 电子计时秒表
基于FPGA的LCD时钟日期设计（万年历）clock6
机械数码管时钟
