【VHDL】 复习课（1）
VHDL硬件描述性语言
三天入门verilog速成
2.VHDL程序结构
【VHDL程序语言】
1. VHDL - 半加器设计
6小时掌握Verilog语法
VHDL极简入门
1.VHDL语言入门
3.3VHDL基础
eda期末考试
EDA速成课（上）
FPGA Verilog的基础语法知识
《仪电往事--数电--VHDL》
FPGA基本概念，记住记住计算机辅助设计CAD，
西电Verilog期末复习
15. VHDL - 有限状态机
EDA速成（下）
【考研】EDA技术(vhdl技术)
VHDL的基本框架介绍
